

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



TC 2800
Cent. File -
CP4 4C24

Practitioner's Docket No. 71987/10000 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Chien-Ping Huang, et al Group No.: 2811
Application No.: 09/916,021 ✓
Filed: July 26, 2001 Examiner: Not Yet Assigned
For: SEMICONDUCTOR PACKAGE WITH HEAT SINK

Assistant Commissioner for Patents
Washington, D.C. 20231

TRANSMITTAL OF CERTIFIED COPIES

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

Country: Taiwan

Application Number: 90113448

Filing Date: June 4, 2001

WARNING: "When a document that is required by statute to be certified must be filed, a copy, including a photocopy or facsimile transmission of the certification is not acceptable." 37 C.F.R. section 1.4(f) (emphasis added).

CERTIFICATE OF MAILING (37 C.F.R. SECTION 1.8a)

I hereby certify that this paper (along with any paper referred to as being attached or enclosed) is being deposited with the United States Postal Service on the date shown below with sufficient postage as first class mail in an envelope addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

Date: 10/3/01

Susan M. Dillon

(type or print name of person mailing paper)

Susan M Dillon


Signature of person mailing paper

TECHNOLOGY CENTER 2000

OCT 12 2001

RECEIVED

(Transmittal of Certified Copies--page 1 of 2)



SIGNATURE OF PRACTITIONER

Reg. No.: 33,860

Peter F. Corless

(type or print name of practitioner)

Tel. No.: (617) 517-5557

Dike, Bronstein, Roberts & Cushman
Intellectual Property Practice Group
EDWARDS & ANGELL, LLP

P.O. Address


P.O. Bos 9169
Boston, MA 02209

Customer No.: 21874

NOTE: "The claim to priority need be in no special form and may be made by the attorney or agent, if the foreign application is referred to in the oath or declaration, as required by section 1.63." 37 C.F.R. section 1.55(a).

BOS2_178860.1

>1479 (71987



#4 / *Presiding Paper*
10-15-01
R. H. H.

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，

其申請資料如下：

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申請日：西元 2001 年 06 月 04 日
Application Date

申請案號：090113448
Application No.

申請人：矽品精密工業股份有限公司
Applicant(s)

局長

Director General

陳明邦

發文日期：西元 2001 年 9 月 12 日
Issue Date

發文字號：09011013624
Serial No.

RECEIVED
OCT 12 2001
TECHNOLOGY CENTER 2800

申請日期	
案 號	90113448
類 別	

A4
C4

(以上各欄由本局填註)

發 明 專 利 說 明 書		
一、發明 名稱	中 文	具散熱片之半導體封裝件
	英 文	
二、發明 創作人	姓 名	1.黃建屏 2.何宗達 3.蕭承旭
	國 籍	中華民國
三、申請人	住、居所	1.新竹縣竹東鎮康莊街 26 巷 8 號 2.台中市北屯路 226 巷 41 弄 16 號 3.南投市建國路 226 號
	姓 名 (名稱)	矽品精密工業股份有限公司
	國 籍	中華民國
	住、居所 (事務所)	台中縣潭子鄉大豐路三段 123 號
	代 表 人 姓 名	林文伯

經濟部智慧財產局員工消費合作社印製

裝

訂

線

四、中文發明摘要(發明之名稱:

具散熱片之半導體封裝件)

一種具散熱片之半導體封裝件，係包括一晶片承載件以供一晶片黏置其上，該晶片乃藉其第一表面與該晶片承載件黏接，而與該第一表面對應之第二表面上則藉一熱導性膠黏劑與一散熱片黏接，以供晶片產生之熱量得傳遞至該散熱片；其中，該散熱片於晶片為一封裝膠體包覆後，其頂面及與該頂面周邊接連之側面均係外露出該封裝膠體，使該散熱片僅其與該頂面對之底面與封裝膠體相黏接，故該晶片產生之熱量得直接由該散熱片逸散至大氣中，且該散熱片之頂面上係預形成有一與形成封裝膠體之封裝樹脂具不良黏結性的介面層(Interface Layer)，使該介面層與封裝樹脂之黏結性小於該散熱片與封裝樹脂之黏結

英文發明摘要(發明之名稱:

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

四、中文發明摘要（發明之名稱：_____）

性，俾在形成該封裝膠體之模壓製程結束後，得便利地將形成於該介面層上之封裝樹脂去除，且於去除過程中不致造成散熱片與該晶片及封裝膠體間之脫層，並得確保該晶片於模壓製程中不會受散熱片壓迫而裂損之問題發生。

英文發明摘要（發明之名稱：_____）

（請先閱讀背面之注意事項再填寫本頁各欄）

訂

五、發明說明(1)

發明領域

本發明係關於一種半導體封裝件，尤指一種具有散熱片以提升散熱效率之半導體封裝件。

先前技藝說明

如何有效逸散使用中之半導體晶片所產生之熱量，以確保包覆有半導體晶片之半導體封裝件之使用壽命及品質，一直為半導體封裝業界之一大課題。

由於用以包覆半導體晶片之封裝膠體均係熱導性差之如環氧樹脂之封裝樹脂(Molding Compound)所形成，使晶片所產生之熱量往往無法藉封裝樹脂有效逸散，故在半導體封裝件中加入一散熱片(Heat Sink or Heat Block)，以藉由散熱性佳之金屬材料製成之散熱片提升散熱效率，乃成一可行之方式。惟若散熱片亦為封裝膠體所完全包覆，使晶片產生之熱量的散熱途徑仍須通過封裝膠體時，散熱效果之提升依然有限，甚而仍無法符合散熱之需求。因而，使散熱片之表面能外露出封裝膠體，以讓晶片產生之熱量得由散熱片外露於大氣中之表面而直接逸散乃成為較理想之結構；惟若晶片未直接黏接至散熱片而於晶片與散熱片之間仍充填有封裝樹脂，則晶片產生之熱量無法直接傳遞至散熱片而仍需通過晶片與散熱片間的封裝樹脂，依然會限制散熱效率之提升。

是以，於第 5,726,079 號及第 5,471,366 號美國專利中分別提出如第 8 圖所示之半導體封裝件。該種習知之半導體封裝件 1 乃在晶片 10 上直接黏設有一散熱片 11，使該

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(2)

散熱片 11 之頂面 110 外露出用以包覆該晶片 10 之封裝膠體 12。由於晶片 10 直接與散熱片 11 黏接且散熱片 11 之頂面 110 乃外露出封裝膠體 12 而直接與大氣接觸，故晶片 10 產生之熱量得直接傳遞至散熱片 11 以逸散至大氣中，其散熱途徑毋須通經封裝膠體 12，使是種半導體封裝件 1 之散熱效率較前述者為佳。

然而，該種半導體封裝件 1 在製造上存在有若干之缺點。首先，該散熱片 11 與晶片 10 黏接後，置入封裝模具之模穴中以進行形成該封裝膠體 12 之模壓作業(Molding)時，該散熱片 11 之頂面 110 應能頂抵至模穴之頂壁，以避免該散熱片 11 之頂面 110 上形成有溢膠(Flash)；因而，若該散熱片 11 之頂面 110 未能有效地頂抵至模穴之頂壁，而於兩者間形成有間隙時，用以形成該封裝膠體 12 之封裝樹脂即會溢膠於散熱片 11 之頂面 110 上，一旦散熱片 11 之頂面 110 上形成有溢膠，除會影響該散熱片 11 之散熱效率外，並會造成製成品之外觀上的不良，故往往須予去膠(Deflash)之後處理；然而，是種去膠處理不惟耗時，增加封裝成本，且亦會導致製成品之受損。然而，若散熱片 11 頂抵住模穴之頂壁的力量過大，則往往會使質脆之晶片 10 因過度之壓力而裂損。

同時，用以黏接晶片 10 與散熱片 11 之膠黏劑(Adhesive)或膠黏貼片(Laminating Tape)，多係由熱固性(Thermosetting)之材料製成，在未加熱予以固化(Curing)前，該等膠黏劑或膠黏貼片均成質軟狀態，使晶片 10 與散

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(3)

熱片 11 黏結後所形成之結構的高度不易控制，而導致前述因散熱片 11 之頂面 110 無法適切地頂抵至模穴之頂壁所產生的問題無從避免，故令封裝完成之製成品的良率無法有效提升，亦令其封裝成本無法降低。

再而，由於散熱片 11 與晶片 10 黏結後之高度須予精確控制以避免前述問題的發生，是種半導體封裝件 1 之封裝即無法以批次(Batch-type)方式黏結晶片 10 與散熱片 11；也即，散熱片 11 須與對應之晶片 10 逐一黏接，而增加整體封裝製程之複雜性與所需之時程，故不利封裝成本的降低與封裝效率的提升。

此外，是種半導體封裝件 1 之散熱效率乃與其使用之散熱片 11 外露之頂面 110 的面積成正比，亦即，在半導體封裝件 1 之大小不變的情況下，散熱片 11 與封裝件的面積相同時得具有最大之外露面積，使散熱片 11 能提供最大之散熱效率。然而，將散熱片之面積擴大至與封裝件相等時，表示散熱片之大小亦須與封裝模具之模穴的邊壁切齊或嵌接，而若散熱片製作精度不足，在散熱片過大時，將使散熱片無法順利置入模穴中，然在散熱片過小時，其頂面及側面即易形成溢膠。所以，是種結構會有良率上之顧慮而使實施上具有相當之難度。

發明概述

本發明之一目的即在提供一種具散熱片之半導體封裝件，使該散熱片得具有最大之外露面積且無溢膠之產生，而得提升散熱效率。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

本發明之另一目的在提供一種具散熱片之半導體封裝件，使該散熱片與晶片得直接黏接以提升散熱效率，且不致於模壓製程中造成晶片之裂損，使製成品之良率得而提升。

本發明之再一目的在提供一種具散熱片之半導體封裝件，使該散熱片與晶片之黏接得以批次方式為之，而可簡化製程，減少封裝之耗時，以及降低成本。

本發明之又一目的在提供一種具散熱片之半導體封裝件，使該散熱片與晶片黏接之作業無高度控制之顧慮，而可降低封裝成本及提升良率。

本發明之再一目的在提供一種具散熱片之半導體封裝件，其所使用之封裝模具得應用於具不同尺寸之產品，而毋須隨產品尺寸之改變而更換封裝模具，故可降低封裝成本及機具之管理成本。

為達成上揭及其它目的，本發明所提供之具散熱片之半導體封裝件係包括：一晶片承載件；至少一晶片，其係接置於該晶片承載件上並與之電性連接；一散熱片，其具有一第一表面，一對應之第二表面，以及多數連接於第一表面與第二表面間之側表面，該第一表面係用以與該晶片黏接而使該晶片夾置於晶片承載件與散熱片間，而該第二表面上則敷設有一介面層，使該介面層與一封裝化合物間之黏結性小於該散熱片之第一表面與該封裝化合物間之黏結性；以及一封裝膠體，其係以該封裝化合物形成者，以包覆該晶片並形成於該散熱片之第一表面與晶片承載件之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(5)

間，而使該散熱片之第二表面上之介面層及側表面均外露出該封裝膠體，且使該散熱片之側表面與該封裝膠體之側邊共平面。

該散熱片與接置於晶片承載件上之晶片黏接後之結構體的高度係低於用以形成該封裝膠體之封裝模具之模穴高度，亦即，於模壓作業(Molding)時，形成該封裝膠體之封裝化合物會蓋覆於散熱片之介面層上，惟因該介面層與封裝化合物之黏結性不佳，故於封裝膠體成型後得輕易地將該介面層上之封裝化合物去除，且因散熱片之第一表面得與封裝膠體良好黏接，所以去除處理實施時不會造成散熱片與封裝膠體及晶片間的脫層。同時，因該散熱片於封裝模具之模穴中時不會頂觸至模穴之頂壁，故在模壓作業中不會有晶片裂損(Crack)之問題產生，且由晶片承載件、晶片及散熱片組成之結構體具有高度上之彈性，而得在毋須更換封裝模具之情況下，以單一封裝模具進行不同高度之封裝件的模壓製程。

該散熱片上之介面層得由與一般之封裝化合物黏結性不佳之金、鉻、鎳或其合金等金屬或鐵氟龍等金屬材料形成，以使該散熱片之散熱性不致受到該介面層敷設之影響。

在本發明之一較佳具體例中，該晶片承載件為一BGA(Ball Grid Array)基板，在該基板上開設有至少一開孔以供鐸線通過該開孔而電性連接該基板與晶片，該基板位於晶片下方之表面上並植接有多數鐸球以作為晶片與外界

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(6)

裝置電性連接之介質。

在本發明之另一較佳具體例中，該晶片承載件為一覆晶式(Flip Chip)基板，亦即基板之上表面具有多數成陣列方式排列之鐸墊，以供用以電性連接晶片與基板之多數鐸錫凸塊(Solder Bumps)鐸接，同時，該基板之下表面上則植接有多數鐸球以供晶片與外界裝置電性連接。

在本發明之再一較佳具體例中，該晶片承載件為一 QFN(Quad Flat Nonlead)導線架或一 BGA 基板，具有一上表面供晶片黏接，並以多數鐸線電性連接該晶片與該導線架或基板；而為避免散熱片與晶片之黏接損及鐸線，該散熱片之第一表面上對應於該晶片之部位得形成有一朝晶片延伸之連接部，以使該散熱片藉該連接部與晶片黏接，且不致於碰觸至鐸線。

在本發明之又一較佳具體例中，該晶片承載件為一 QFN 導線架或一 BGA 基板，具有一上表面與晶片黏接並以多數鐸線電性連接該晶片與該導線架或基板；為避免散熱片與晶片直接之黏接會碰觸至鐸線，以及為降低散熱片與晶片之 CTE(Coefficient of Thermal Expansion)之不同而在兩者直接黏接之情況下散熱片對晶片所產生之熱應力效應，該晶片得藉一與其 CTE 相當之緩衝墊片(Buffer Pad)與散熱片相接，而使該緩衝墊片夾置於晶片與散熱片間，同時，為使緩衝墊片減釋散熱片對晶片產生之熱應力效應最佳化，該緩衝墊片宜使用晶片之瑕疵品(Defective Die)。

此外，為使該散熱片得良好地與封裝膠體黏結，該散

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

熱片之第一表面得予粗糙化(Roughened)、皺褶化(Corroged)或凹凸化之處理。

圖式簡單說明

以下茲以較佳具體例配合所附圖式進一步詳細說明本發明之特點及功效。

第 1 圖係本發明之半導體封裝件之第一實施例之剖視圖；

第 2(A)至 2(H)圖係本發明半導體封裝件之第一實施例之製造流程示意圖；

第 3 圖係本發明之半導體封裝件之第二實施例之剖視圖；

第 4 圖係本發明之半導體封裝件之第三實施例之剖視圖；

第 5 圖係本發明之半導體封裝件之第四實施例之剖視圖；

第 6 圖係本發明之半導體封裝件之第五實施例之剖視圖；

第 7 圖係本發明之半導體封裝件之第六實施例之剖視圖；以及

第 8 圖係習知具散熱片之半導體封裝件之剖視圖。

發明詳細說明

[第一實施例]

如第 1 圖所示，本發明第一實施例之半導體封裝件 2 主要係由一基板 20，黏設於該基板 20 上之晶片 21，用以

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

電性連接基板 20 與晶片 21 之多數金線 22，黏接於該晶片 21 上之散熱片 23 以及用以包覆該晶片 21 與金線 22 之封裝膠體 24 所構成。

該基板 20 具有一上表面 200，一相對於該上表面 200 之下表面 201，以及一貫穿該基板 20 之開孔 202；該基板 20 之下表面 201 上復形成有多數之導電跡線(Conductive Traces，未圖示)，以供該金線 22 通經該開孔 202 銲接於晶片 21 與導電跡線間，而使該晶片 21 與基板 20 形成電性連接關係。該晶片 21 係具有一作用表面 210 及一相對之非作用表面 211，使該作用表面 210 藉如銀膠之膠黏劑 25 黏接至基板 20 之上表面 200 上，並使多數形成於該作用表面 210 上以與金線 22 銲接之銲墊(Bond Pads，未圖示)對應至該開孔 202；當然，當該銲墊係位於晶片 21 之作用表面 210 上鄰近側邊處時，該晶片 21 之開孔 202 得形成兩個以上。

該散熱片 23 係具有一第一表面 230，一對應於該第一表面 230 之第二表面 231，以及多數接連至該第一表面 230 及第二表面 231 之邊緣間的側表面 232；該第二表面 231 上並鍍有一鍍金層 233，使該鍍金層 233 與用以形成該封裝膠體 24 之封裝化合物間之黏結性小於散熱片 23 之第一表面 230 與封裝化合物間之黏結性。該第一表面 230 係藉一習知之導熱性之膠黏劑 26 黏接至該晶片 21 之非作用表面 211 上，以使該晶片 21 產生之熱量得直接傳遞至散熱片 23，而毋須經過封裝膠體 24 之傳遞。同時，該封裝膠體 24 形成後，該散熱片 23 僅藉其第一表面 230 與該封裝膠

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

體 24 黏結，使該散熱片 23 之側表面 232 及其第二表面 231 上之鍍金層 233 均外露出該封裝膠體 24，亦即，使該封裝膠體 24 係形成於散熱片 23 之第一表面 230 及基板 20 之上表面 200 間，而使該散熱片 23 與基板 20 之面積相同，而令該散熱片 23 具有最大之外露面積，故可有效提升散熱效率。

此外，該基板 20 之下表面 201 上並以習知之植球方式植接有多數個錒球 29，以供該晶片 21 藉錒球 29 與外界裝置電性連接。

該半導體封裝件 2 之製法係繪示於第 2(A)至 2(H)圖中。如第 2(A)圖所示，該製法之第一個步驟係準備一具矩陣式(Matrix type)基板模組片 20A，該基板模組片 20A 乃由十六個基板 20 以 4×4 陣列方式排列所構成者。各基板 20 均開設有一貫穿之開孔 202。

接而，如第 2(B)圖所示，於各基板 20 之一上表面 200 上之預設位置處以膠黏劑 25 黏接一晶片 21，使晶片 21 封蓋住該開孔 202 之一端。

然後，如第 2(C)圖所示，以多數之金線 22 通經該開孔 202 分別銲接至該晶片 21 及基板 20 之一下表面 201 上，以使該晶片 21 電線連接至該基板 20。此一銲線製程(Wire Bonding)與習知者相同，故在此不予贅述。

如第 2(D)圖所示，晶片 21 與基板 20 電性連接後，即將一由銅、鋁、銅合金或鋁合金等金屬材料製成之散熱片模組板 23A 藉由一習用之膠黏劑 26(膠片亦可)分別與各晶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (0)

片 21 黏接。該散熱片模組板 23A 之大小須足以完全遮覆住與之藉晶片 21 相接之基板 20，也即，該散熱片模組板 23A 之側邊 232A 須延伸出任一位於外側之基板 20 的側邊 203 (如第 2(A) 圖中虛線所示者)。該散熱片模組板 23A 之頂面上並敷鍍以一鍍金層 233A，且該散熱片模組板 23A、晶片 21 及基板模組片 20A 所組合而成的結構體於置入封裝模具 (未圖示) 之模穴後，該散熱片模組板 23A 上之鍍金屬 233A 不會頂觸至模穴之頂壁，而使該鍍金層 233A 與模穴之頂壁間保持有一適當之間隔。該散熱片模組板 23A 之頂面上除可鍍金外，亦可鍍如鉻、鎳或其合金等金屬或如鐵氟龍等材料，只要使該鍍層與包覆晶片 21 用之封裝化合物間之黏結性小於散熱片模組板 23A 之底面與封裝化合物間之黏結性即可。

如第 2(E) 圖所示，將該結合有散熱片模組板 23A、晶片 21 及基板模組片 20A 之結構體置入封裝模具之模穴中，以進行模壓作業，藉由注入該模穴內之封裝化合物形成一用以包覆該散熱片模組板 23A、晶片 21、金線 22 及開孔 202 之封裝膠體 24A。由於該結構體之高度使散熱片模組板 23A 上之鍍金層 233A 與模穴之頂壁間有一適當之距離，故在封裝模具合模後，晶片 21 不會遭受封裝模具或散熱片模組板 23A 而來之壓力，故無裂損之虞，且散熱片模組板 23A 與晶片 21 之黏接亦無精確控制高度的需要，故可有效提升製成品之良率與信賴性。

如第 2(F) 圖所示，模壓製成結束後，即於基板模組片

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(11)

20A 之各基板 20 的下表面 201 上植接多數個鐳球 29，以供該晶片 21 藉之與外界裝置形成電性連接關係。該鐳球 29 之植接係以習知之植球方式為之，故不另贅述。

如第 2(G)圖所示，以切割工具進行切單(Singulation)而形成出十六個半導體封裝件之半成品 2A。經切單後之半成品 2A 所形成之散熱片 23 的側面 232 係外露出所形成之封裝膠體 24，並與該封裝膠體 24 之側面 240 切齊，而令該散熱片 23 的側面 232 上不會有溢膠之產生，且亦達成該散熱片 23 與基板 20 具有相同之面積的目的，而無散熱片 23 須與封裝模具之模穴大小精準配合的需要。同時，各該散熱片 23 與晶片 21 之黏結係以批次方式為之，故可簡化製程，減少耗時及降低成本。

最後，如第 2(H)圖所示，各切單後之半成品 2A 係予以加熱，以藉用以形成該封裝膠體 24 之封裝化合物的熱膨脹係數不同於散熱片 23 及鍍金層 233 的關係，使黏結性差之鍍金層 233 與形成於鍍金層 233 上之封裝化合物渣料 240A 間的介面產生脫層，但加熱程度並須控制在黏結性佳之散熱片 23 的第一表面 230 與封裝膠體 24 間的介面不致產生脫層而仍完全黏結；當鍍金層 233 與封裝化合物渣料 240A 間之介面產生脫層後，即可輕易地將該封裝化合物渣料 240A 自鍍金層 233 上撕除，且在撕除之過程中不會影響至散熱片 23 與封裝膠體 24 間之黏結，亦不會於鍍金層 233 上殘留任何封裝化合物，故該鍍金層 233 上於封裝化合物渣料 24A 去除後毋須進行任何去除溢膠之後處理，而

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(12)

可降低封裝成本並確保製成之半導體封裝件(參考第1圖)2外觀之良好。

[第二實施例]

如第3圖所示者為本發明第二實施例之半導體封裝件。該半導體封裝件3係具有一覆晶式基板30，該基板30之上表面300之預設位置上形成有多數之凸塊鐸墊(Bump Pads)304，並於該上表面300及與該上表面300相對應之下表面301上分別形成有多數之導電跡線(其為習知者故未圖示)。然後，使多數之鐸錫凸塊32與各凸塊鐸墊304鐸接，以供一晶片31分別藉該鐸錫凸塊32以覆晶方式電性連接至該基板30上。該晶片31上並分別藉膠黏劑36與一散熱片33之第一表面330相黏接，而使該晶片31所產生之熱量得直接傳遞至散熱片33上。該散熱片33對應於其第一表面330之第二表面331上亦係敷鍍有一鍍金層333，使該鍍金層333與形成一用以包覆該晶片31之封裝膠體34的封裝化合物間的黏結性小於散熱片33之第一表面330與封裝化合物間的黏結性，俾在形成該封裝膠體34之模壓製程結束時，形成於該鍍金層333上之封裝化合物渣料(未圖式)能輕易去除。由於該鍍金層333與於模壓製程中使用之封裝模具的模穴頂壁間形成有一適當距離，故在模壓製程中得確保晶片31與鐸錫凸塊32不致受壓損壞，而使該具覆晶結構之半導體封裝件3的良率得大幅提升，且該散熱片33仍得外露出該封裝膠體34，使散熱效率得以提升。

五、發明說明(13)

[第三實施例]

如第4圖所示，本發明第三實施例之半導體封裝件4係使用一習知之BGA基板40，於該基板40之上表面400及下表面401上分別形成有導電跡線(未圖示)，且令該上表面400及下表面401之導電跡線彼此電性連接，由於其為習知者，故在此不另為之贅述。將一晶片41藉如銀膠之膠黏劑45黏接至基板40之上表面400上後，係以多數之金線42電性連接該晶片41與基板40，再以膠黏劑47於該晶片41銲接有金線42之表面上之大致中間位置上黏接一以如半導體材料製成以使其熱膨脹係數與晶片41相近或相等之緩衝墊片48，該緩衝墊片48之大小係限制在不致干涉至金線42之範圍內，且其厚度須略高於金線42之線弧的頂點，俾在該緩衝墊片48上以膠黏劑46黏接一散熱片43時，該散熱片43的第一表面430不致碰觸至金線42，同時，該緩衝墊片48得消釋在高溫環境下散熱片43因熱膨脹係數的不同而對該晶片41所產生之熱應力效應，而可確保該晶片41不致受壓而裂損，但仍能令該晶片41所產生之熱量藉由該緩衝墊片48傳遞至該散熱片43，以由該散熱片43外露出用以包覆該晶片41及緩衝墊片48的封裝膠體44之表面逸散至大氣中。再者，該散熱片43之第二表面431上亦敷鍍有一鍍金屬433。此外，該基板40之下表面401上並以習知之植球方式植接有多數錫球49，以供該晶片41藉之與外界裝置電性連接。

[第四實施例]

五、發明說明(14)

如第 5 圖所示者為本發明第四實施例之半導體封裝件的剖視圖。該第四實施例之半導體封裝件 5 的結構大致同於前揭第三實施例所述者，其不同處在於該半導體封裝件 5 係以一 QFN 導線架 50 作為晶片 51 之晶片承載件。該 QFN 導線架 50 係具有一晶片座 500 及多數之導腳 501；該晶片座 500 係供晶片 51 與之黏接，再以金線 52 電性連接該晶片 51 及各導腳 501，且該晶片 51 上亦黏接有一緩衝墊片 58 以藉之供一散熱片 53 黏接其上，而使該緩衝墊片 58 夾設於晶片 51 與散熱片 53 間，俾令該散熱片 53 之第一表面 530 不致碰觸至金線 52，同時，該散熱片 53 之第二表面 531 上亦敷鍍有一鍍金層 533。一封裝膠體 54 亦係形成於該散熱片 53 之第一表面 530 及 QFN 導線架 50 間，而將該晶片 51 及緩衝墊片 58 包覆，同時令該晶片座 500 及各導腳 501 之底面均外露出該封裝膠體 54。

[第五實施例]

第 6 圖所示者為本發明第五實施例之半導體封裝件的剖視圖。該第五實施例之半導體封裝件 6 的結構大致係同於前述之第三實施例，其不同處在於該半導體封裝件 6 所使用之散熱片 63，係於其第一表面 630 上朝晶片 61 之方向凸伸形成有一連接部 634，使該連接部 634 得藉膠黏劑 66 直接黏著至晶片 61 之作用表面 610 上，而令該晶片 61 所產生之熱量得直接傳遞至該散熱片 63，並由該散熱片 63 直接外露出用以包覆該晶片 61 之封裝膠體 64 的鍍金層 633 及側表面 632 逸散至大氣中，使散熱效率得進一步提

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(15)

升；同時，該連接部 634 之形成得使該散熱片 63 之第一表面 630 與該金線 62 之線弧頂點間保持一適當距離，而不致碰觸至金線 62。

[第六實施例]

如第 7 圖所示者為本發明第六實施例之半導體封裝件的剖視圖。該第六實施例之半導體封裝件 7 的結構大致同於前述之第四實施例，其不同處在於其使用之散熱片 73 的第一表面 730 上係形成有若干凸部 730a，以藉該凸部 730a 之形成，使該第一表面 730 與用以包覆黏接至一 QFN 導線架 70 上之晶片 71 的封裝膠體 74 之結合面積增加，故得提升該散熱片 73 與封裝膠體 74 間的黏結性。

[元件符號說明]

1,2,3,4,5,6,7	半導體封裝件
10,21,31,41,51,61,71	晶片
11,23,33,43,53,63,73	散熱片
110	頂面
12,24,24A,34,44,54,64,74	封裝膠體
2A 半成品	20,30,40 基板
20A 基板模組片	200,300,400 上表面
201,301,401 下表面	202 開孔
203 側邊	210 作用表面
211 非作用表面	22,42,62 金線
23A	散熱片模組板
230,330,430,530,630,730	第一表面

五、發明說明(16)

231,331 第二表面	232,632 側表面
233,232A,333,533,633	鍍金層
240 側面	240A 渣料
25,26,45,46 膠黏劑	29 鐳球
304 凸塊鐳墊	32 鐳錫凸塊
48,58 緩衝墊片	50,70 導線架
500 晶片座	501 導腳
610 作用表面	634 連接部
730a 凸部	

(請先閱讀背面之注意事項再填寫本頁)

訂

線

六、申請專利範圍

1. 一種具散熱片之半導體封裝件，係包括：

一晶片承載件；

至少一晶片，其係接置於該晶片承載件上並與之電性連接；

一散熱片，其具有一第一表面，一對應該第一表面之第二表面，以及多數連接於該第一表面及第二表面邊緣間的側表面；該第一表面係用以與該晶片黏接而使該散熱片黏接至該晶片上，且使該晶片夾置於該晶片承載件及散熱片間，而該第二表面上則敷設有一介面層，使該介面層與一封裝化合物間之黏結性小於該散熱片之第一表面與該封裝化合物間之黏結性；以及

一封裝膠體，其係以該封裝化合物形成者，以包覆該晶片並形成於該散熱片之第一表面與晶片承載件之間，而使該散熱片之第二表面上之介面層及側表面均外露出該封裝膠體，且使該散熱片之側表面與該封裝膠體之側邊共平面。

2. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片之面積係同於該晶片承載件之面積。
3. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片第二表面上之介面層係選自由金、鉻、鎳、其合金及鐵氟龍材料所組成之組群中之一者所形成。
4. 如申請專利範圍第 1 項之半導體封裝件，其中，該晶片承載件係一基板。
5. 如申請專利範圍第 4 項之半導體封裝件，其中，該晶片

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

係以鐸線電性連接至該基板。

6. 如申請專利範圍第 4 項之半導體封裝件，其中，該晶片係藉鐸錫凸塊(Solder Bump)電性連接至該基板。
7. 如申請專利範圍第 1 項之半導體封裝件，其中，該晶片承載件係一 QFN(Quad Flat Nonlead)導線架。
8. 如申請專利範圍第 7 項之半導體封裝件，其中，該晶片係以鐸線電性連接至該 QFN 導線架。
9. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片之第一表面係予以粗糙化處理。
10. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片之第一表面係予以凹凸化處理。
11. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片之第一表面係予以皺褶化處理。
12. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片之第一表面上對應於該晶片之部位係朝該晶片之方向凸伸出一連接部，以藉該連接部連接該散熱片至該晶片上，而使散熱片位於該連接部外之第一表面與該晶片間隔開。
13. 如申請專利範圍第 1 項之半導體封裝件，其中，該散熱片係藉一熱導性膠黏劑與該晶片黏接。
14. 一種具散熱片之半導體封裝件，係包括：
一晶片承載件；
至少一晶片，其係接置於該晶片承載件上並與之電性連接；

(請先閱讀背面之注意事項再填寫本頁)

訂

線

六、申請專利範圍

至少一緩衝墊片，其係以與該晶片之熱膨脹係數相當之材料製成者，用以黏設於該晶片上；

一散熱片，其具有一第一表面，一對應該第一表面之第二表面，以及多數連接於該第一表面與第二表面邊緣間的側表面；該第一表面係用以與該緩衝墊片黏接而使該緩衝墊片夾設於該散熱片及晶片間，且使該散熱片之第一表面與晶片間隔開，而該第二表面上則敷設有一介面層，使該介面層與一封裝化合物間之黏結性小於該散熱片之第一表面與該封裝化合物間之黏結性；以及

封裝膠體，其係以該封裝化合物形成者，以包覆該晶片與緩衝墊片，並形成於該散熱片之第一表面與晶片承載件間，而使該散熱片之第二表面上之介面層及側表面均外露出該封裝膠體，且使該散熱片之側表面與該封裝膠體之側邊共平面。

15. 如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片之面積係同於該晶片承載件之面積。
16. 如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片第二表面上之介面層係選自由金、鉻、鎳、其合金及鐵氟龍等金屬材料所組成之組群中之一者所形成。
17. 如申請專利範圍第 14 項之半導體封裝件，其中，該晶片承載件係一基板。
18. 如申請專利範圍第 17 項之半導體封裝件，其中，該晶片係以鐸線電性連接至該基板。
19. 如申請專利範圍第 14 項之半導體封裝件，其中，該晶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

片承載件係一 QFN(Quad Flat Nonlead)導線架。

20.如申請專利範圍第 19 項之半導體封裝件，其中，該晶片係以鐳線電性連接至該 QFN 導線架。

21.如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片之第一表面係予以粗糙化處理。

22.如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片之第一表面係予以凹凸化處理。


23.如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片之第一表面係予以皺褶化處理。

24.如申請專利範圍第 14 項之半導體封裝件，其中，該散熱片係藉一熱導性膠黏劑與該緩衝墊片黏接。


(請先閱讀背面之注意事項再填寫本頁)

訂


線




第 1 圖




第 3 圖




第 4 圖




第 2(A) 圖




第 2(B) 圖




第 2(C) 圖




第 2(D) 圖




第 2(E) 圖




第 2(F) 圖




第 2(G) 圖




第 2(H) 圖




第 5 圖



第 6 圖



第 7 圖



第 8 圖